• 돌아가기
  • 아래로
  • 위로
  • 목록
  • 댓글
루머

AMD Zen4/Zen5 SP6 새로운 인터페이스 노출: 최대 64코어

달소 달소 138

0

0
출처 https://news.mydrivers.com/1/832/832371.htm

AMD는 인터페이스를 완전히 바꿀 것입니다. Zen4 아키텍처를 시작으로 데스크탑의 Ryzen 7000 시리즈는 AM4 인터페이스에서 AM5 로 변경되었으며 데이터 센터의 Xiaolong 7004 시리즈는 SP3 인터페이스에서 SP5 및 SP6으로 변경되었습니다.

차이점은 SP5 시리즈는 완전한 사양을 갖춘 고성능 버전인 반면 SP6 시리즈는 에지 컴퓨팅 및 통신 인프라 애플리케이션 전용으로 단일 소켓 구성만 지원하며 많은 단순화된 사양이 있다는 것입니다.

오늘 일부 해외 네티즌들은 실제 도면과 설계 도면을 포함한 SP6 인터페이스의 자세한 내용을 유출했습니다.

AMD Xiaolong은 4094 접점이고 길이와 너비가 75.4 × 58.5mm인 LGA4094라고도 하는 3세대에 걸쳐 SP3 인터페이스를 계속했습니다 .

LGA6096으로도 알려진 SP5 인터페이스는 자연스럽게 6096 접점으로 거의 절반으로 증가했으며 길이 및 너비 치수도 80.0 × 76.0mm 로 증가하여 면적이 거의 38% 증가했습니다.

SP6 인터페이스의 별칭은 LGA4844로 총 4844개의 접점이 있으며 SP5보다 20% 이상 적지만 SP3보다 여전히 약 18% 많으며 길이와 너비는 75.4 × 58.5mm로 유지됩니다.

물론 SP3, SP5, SP6은 서로 호환되지 않습니다.

Zen4 Genoa와 SP5 인터페이스가 탑재된 Zen4c Bergamo는 Xiaolong 7004 시리즈로, SP6 인터페이스가 탑재된 Z는 구별하기 위해 Xiaolong 5004 시리즈로 명명될 것으로 추측됩니다.

image.png.jpg

노출 에 따르면 SP5 인터페이스가 있는 Genoa 시리즈는 최대 96개의 Zen4 코어와 192개의 스레드를 가지며 200-400W의 전력 소비 범위를 가지며 Bergamo 시리즈는 최대 128개의 Zen4c 코어와 256개의 스레드를 가지며, 320-400W의 전력 소비 범위.

모두 단일 및 이중 소켓 구성, 12채널 DDR5 메모리, 160 PCIe 5.0 버스, 12 PCIe 3.0 버스 및 64 CXL v1.1+ 고속 상호 연결 버스를 지원합니다.

Genoa는 또한 3D V-Cache 스택 캐시를 추가하는 현재 Milan-X와 유사한 파생 버전 "Genoa-X"를 가지고 있습니다.

SP6 인터페이스 버전은 최대 32개의 Zen4 코어 또는 64개의 Zen4c 코어이며, 소비 전력 범위는 70-225W로 줄어듭니다.

동시에 6채널 DDR5, PCIe 5.0 96개, PCIe 3.0 8개, CXL 1.1+ 48개로 줄여 사양의 3분의 1에서 절반 수준이다.

Zen5 아키텍처의 제품 코드는 "Turin"(Turin)이며, 인터페이스 버전도 SP5와 SP6 두 가지가 있지만 구체적인 사양은 당분간 알 수 없다.

image.png.jpg

image.png.jpg

 

신고공유스크랩
0

댓글 쓰기 권한이 없습니다. 로그인

취소 댓글 등록

신고

"님의 댓글"

이 댓글을 신고하시겠습니까?

댓글 삭제

"님의 댓글"

삭제하시겠습니까?


목록

공유

facebooktwitterpinterestbandkakao story